

PATENT ABSTRACTS OF JAPAN

(11)Publication number : **2001-274153**

(43)Date of publication of application : **05.10.2001**

(51)Int. Cl.

H01L 21/312
C08F 2/52
C08F210/10
C08F230/08
C08F238/00
H01L 21/768

(21)Application number : **2000-083781**

(71)Applicant : **HITACHI KOKUSAI ELECTRIC INC**

(22)Date of filing : **24.03.2000**


(72)Inventor : **YAMASUMI NAOYA**

(54) METHOD OF MANUFACTURING INSULATING FILM

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method for manufacturing an insulating film having a low relative permittivity and for obtaining a highly reliable element.

SOLUTION: An insulating film is formed on a substrate by a plasma CVD process with the use of at least one compound selected from among a group, consisting of at least one of vinyl silane compounds expressed by the general formula, where, R1 denotes hydrogen atom, methyl, ethyl, methoxy or ethoxy, R2 denotes methyl, ethyl, methoxy, ethoxy, phenyl or vinyl, and R3 denotes methyl, ethyl, methoxy, ethoxy, phenyl or vinyl), a ethylene, acetylene, propylene and propne.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-274153

(P2001-274153A)

(43) 公開日 平成13年10月5日 (2001.10.5)

(51) Int.Cl. ⁷	識別記号	F I	テーマコード [*] (参考)
H 0 1 L 21/312		H 0 1 L 21/312	C 4 J 0 1 1
C 0 8 F 2/52		C 0 8 F 2/52	4 J 1 0 0
210/10		210/10	5 F 0 3 3
230/08		230/08	5 F 0 5 8
238/00		238/00	
審査請求 未請求 請求項の数4 O L (全 9 頁) 最終頁に続く			

(21) 出願番号 特願2000-83781(P2000-83781)

(22) 出願日 平成12年3月24日 (2000.3.24)

(71) 出願人 000001122

株式会社日立国際電気

東京都中野区東中野三丁目14番20号

(72) 発明者 山角 直也

東京都中野区東中野三丁目14番20号 国際

電気株式会社内

(74) 代理人 100098534

弁理士 宮本 治彦

最終頁に続く


(54) 【発明の名称】 絶縁膜の製造方法

(57) 【要約】

【課題】 比誘電率の低い絶縁膜であって、信頼性の高い素子が得られる絶縁膜の製造方法を提供する

【解決手段】 一般式

【化1】




(式中、R₁ は、水素原子、メチル基、エチル基、メトキシ基またはエトキシ基であり、R₂ は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基またはビニル基であり、R₃ は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基またはビニル基である。) で表されるビニルシラン化合物の少なくとも1種と、エチレン、アセチレン、プロピレンおよびプロピンからなる群より選ばれた少なくとも1つの化合物とを用いてプラズマCVD法により基板上に絶縁膜を形成する。

【特許請求の範囲】

【請求項1】一般式


【化1】



(式中、 R_1 は、水素原子、メチル基、エチル基、メトキシ基またはエトキシ基であり、 R_2 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基またはビニル基であり、 R_3 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基またはビニル基である。) で表されるビニルシラン化合物の少なくとも1種と、エチレン、アセチレン、プロピレンおよびプロピンからなる群より選ばれた少なくとも1つの化合物とを用いてプラズマCVD法により基板上に絶縁膜を形成することを特徴とする絶縁膜の製造方法。

【請求項2】一般式


【化2】



(式中、 R_1 は、水素原子、メチル基、エチル基、メトキシ基またはエトキシ基であり、 R_2 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基またはビニル基であり、 R_3 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基またはビニル基である。) で表されるビニルシラン化合物の少なくとも1種と、エチレン、アセチレン、プロピレンおよびプロピンからなる群より選ばれた少なくとも1つの化合物と、メタンまたはエタン的一方もしくは両方とを用いてプラズマCVD法により基板上に絶縁膜を形成することを特徴とする絶縁膜の製造方法。


【請求項3】一般式

【化3】



(式中、 R_1 は、水素原子、メチル基、エチル基、メトキシ基またはエトキシ基であり、 R_2 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基またはビニル基であり、 R_3 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基またはビニル基である。) で表されるビニルシラン化合物の少なくとも1種と、酸素と、一般式


【化4】



(式中、 R_{11} は、 $-\text{H}$ 、 $-\text{CH}_3$ 、 $-\text{C}_2\text{H}_5$ 、 $-\text{OCH}_3$ または $-\text{OC}_2\text{H}_5$ 、 R_{12} は、 $-\text{H}$ 、 $-\text{C}_2\text{H}_5$ 、 $-\text{OCH}_3$ または $-\text{OC}_2\text{H}_5$ 、 R_{13} は、 $-\text{H}$ 、 $-\text{CH}_3$ 、 $-\text{C}_2\text{H}_5$ 、 $-\text{OCH}_3$ または $-\text{OC}_2\text{H}_5$ 、 R_{14} は、 $-\text{H}$ 、 $-\text{CH}_3$ 、 $-\text{C}_2\text{H}_5$ 、 $-\text{OCH}_3$ または $-\text{OC}_2\text{H}_5$ である。) で表される化合物の少なくとも1種とを用いてプラズマCVD法により基板上に絶縁膜を形成することを特徴とする絶縁膜の製造方法。


【請求項4】一般式

【化5】




(式中、 R_1 は、水素原子、メチル基あるいはエチル基であり、 R_2 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基あるいはビニル基であり、 R_3 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基あるいはビニル基である。) 、一般式

【化6】



(式中、 R_1 は、メトキシ基あるいはエトキシ基であり、 R_2 は、メチル基、エチル基あるいはフェニル基であり、 R_3 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基あるいはビニル基である。) 、一般式


40 【化7】



(式中、 R_1 は、メトキシ基あるいはエトキシ基であり、 R_2 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基あるいはビニル基であり、 R_3 は、メチル基、エチル基またはフェニル基である。) 、また

50 は、一般式

【化8】



(式中、 R_1 は、メトキシ基またはエトキシ基であり、 R_2 はビニル基であり、 R_3 はビニル基である。) で表されるビニルシラン化合物の少なくとも1種を主原料として用いてプラズマCVD法により基板上に絶縁膜を形成することを特徴とする絶縁膜の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、絶縁膜の製造方法に関し、特に、金属多層配線を有する半導体装置において、金属層間絶縁膜としての使用に適したプラズマCVDによる従来のシリコン酸化膜やフッ素含有シリコン酸化膜よりも低い比誘電率を有する絶縁膜の製造方法に関する。

【0002】

【従来の技術】配線遅延 τ は、層間絶縁膜により形成される静電容量 C に比例し($\tau = k \cdot R \cdot C$ 、静電容量 C は層間絶縁膜の比誘電率 ϵ に比例する($C = k' \cdot \epsilon \cdot d / S$)). 故に、層間絶縁膜の誘電率 ϵ を低下させることにより、配線遅延 τ を減少させることができる。

【0003】LSI等の半導体装置の高集積化が進展するに伴い、多層配線構造においては同一配線層内の隣り合う配線間の層間絶縁膜の幅が狭まるとともに、異なる上下の配線層間の厚さも薄くなりつつある。これら配線間または配線層間の縮小により、配線間容量の上昇が問題となりつつある。

【0004】配線間容量の上昇は、高集積度半導体装置の高速動作、消費電力、発熱などに非常に悪影響をもたらすために、解決しなければならない問題である。

【0005】現在使われている層間絶縁膜は、比誘電率4程度の SiO_2 にフッ素を含有させて比誘電率を低下させた膜(SiOF 膜)であるが、フッ素の含有量に対して比誘電率の低下は顕著でなくせいぜい比誘電率は3程度にとどまっている。

【0006】また SiO_2 等の無機材料よりも誘電率の低いポリイミド等の有機材料やさらに比誘電率の低い非晶質炭素膜などが層間絶縁材料として検討されている。しかし、これらの低誘電率材料に関しては、有機ポリマーであるために極めて高い温度に耐えられない、また配線材料との密着性の悪さ、成膜後の加工性の悪さなど様々な問題点があげられている。

【0007】

【発明が解決しようとする課題】従って、本発明の主な目的は、従来層間絶縁膜として用いられている Si

4


O_2 、 SiOF よりも比誘電率の低い絶縁膜であって、信頼性の高い素子が得られる絶縁膜の製造方法を提供することにある。

【0008】

【課題を解決するための手段】本発明によれば、

【0009】一般式


【化9】



(式中、 R_1 は、水素原子、メチル基、エチル基、メトキシ基またはエトキシ基であり、 R_2 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基またはビニル基であり、 R_3 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基またはビニル基である。) で表されるビニルシラン化合物の少なくとも1種と、エチレン、アセチレン、プロピレンおよびプロピンからなる群より選ばれた少なくとも1つの化合物とを用いてプラズマCVD法により基板上に絶縁膜を形成することを特徴とする絶縁膜の製造方法が提供される。

【0010】また、本発明によれば、一般式


【化10】



(式中、 R_1 は、水素原子、メチル基、エチル基、メトキシ基またはエトキシ基であり、 R_2 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基またはビニル基であり、 R_3 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基またはビニル基である。) で表されるビニルシラン化合物の少なくとも1種と、エチレン、アセチレン、プロピレンおよびプロピンからなる群より選ばれた少なくとも1つの化合物と、メタンまたはエタン的一方もしくは両方とを用いてプラズマCVD法により基板上に絶縁膜を形成することを特徴とする絶縁膜の製造方法が提供される。

【0011】また、本発明によれば、一般式

【化11】




(式中、 R_1 は、水素原子、メチル基、エチル基、メトキシ基またはエトキシ基であり、 R_2 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基またはビ

5

ニル基であり、 R_1 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基またはビニル基である。)で表されるビニルシラン化合物の少なくとも1種と、酸素と、一般式

【化12】



(式中、 R_{11} は、 $-H$ 、 $-CH_3$ 、 $-C_2H_5$ 、 $-OCH_3$ または $-OC_2H_5$ 、 R_{12} は、 $-H$ 、 $-CH_3$ 、 $-C_2H_5$ 、 $-OCH_3$ または $-OC_2H_5$ 、 R_{13} は、 $-H$ 、 $-CH_3$ 、 $-C_2H_5$ 、 $-OCH_3$ または $-OC_2H_5$ 、 R_{14} は、 $-H$ 、 $-CH_3$ 、 $-C_2H_5$ 、 $-OCH_3$ または $-OC_2H_5$ である。)で表される化合物の少なくとも1種を用いてプラズマCVD法により基板上に絶縁膜を形成することを特徴とする絶縁膜の製造方法が提供される。

【0012】放電解離条件下でプラズマ中に少なくとも1種類の上記ビニルシラン化合物(1つ以上のビニル基を持つシラン化合物)を投入することにより、ビニル基によるラジカル重合で形成される炭素と珪素からなる主鎖を有する絶縁膜が形成され、原料となるビニルシラン化合物の置換基を選択することにより形成する絶縁膜の諸特性(耐熱性、絶縁特性)を選択できる。

【0013】上記ビニルシラン化合物としては、次に示すものが好適に使用できる。ビニルトリメチルシラン、ビニルトリエチルシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、ビニルフェニルメチルシラン、ビニルフェニルメチルメトキシシラン、ビニルフェニルジメチルシラン、ビニルフェニルジエトキシシラン、ビニルエチルジメチルシラン、ビニルジフェニルエトキシシラン、ビニルジメチルシラン、ビニルジメチルエトキシシラン、ビニルジエチルメチルシラン、ジエトキシジビニルシラン、ジフェニルジビニルシラン、ジフェニルメチルビニルシラン、ビニルメチルジエトキシシラン、ビニルメチルジメトキシシラン、トリビニルメトキシシラン、トリビニルエトキシシラン、トリビニルメチルシラン、トリビニルシラン、メトキシジメチルビニルシラン。

【0014】上記化合物は、いずれも市販の試薬で容易に入手可能であり、またその性質は常温で液体であるが、気化器等を用いることにより、減圧下、 100°C 以下で容易に気化しマスフローコントローラーを経てCVD装置への気体供給が可能な物質である。

【0015】そして、放電解離条件下で上記ビニルシラン化合物と共にエチレン、アセチレン、プロピレンおよびプロピンからなる群より選ばれた少なくとも1つの化

6


合物をプラズマ中に投入することにより、これらの低級(カーボン数3以下)不飽和炭化水素がビニルシラン化合物と共重合体を形成する。

【0016】この場合、共重合させる低級不飽和化合物の供給量をコントロールすることにより、カーボン濃度をコントロールすることができ、その結果、形成される絶縁膜の比誘電率をコントロールすることができる。ここで共重合モノマーをカーボン数3以下としたのは、これらのモノマーが常温で気体であるため、CVD装置への供給が非常に容易であるためである。

【0017】また、上記ビニルシラン化合物にさらにメタンまたはエタン的一方もしくは両方を加えることにより、架橋構造を増加させ耐熱性を増加させることができる。

【0018】また、上記ビニルシラン化合物に酸素および上記一般式

【化13】



で表される化合物を加えることによりビニル重合の側鎖で酸化珪素を生成させることにより珪素濃度をコントロールすることが可能であり、これによっても比誘電率をコントロールすることが可能である。

【0019】このように、放電解離条件下で上記ビニルシラン化合物に酸素と共にプラズマ中に投入することにより、ビニルシラン化合物のプラズマ重合とともにシロキサン結合を形成する化合物としては、好ましくは、モノシラン、メチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシラン、テトラエチルシラン、テトラメチルオルソシリケート、テトラエチルオルソシリケート、ジエチルジエトキシシラン、ジメチルメチルシラン、ジエチルシラン、ジメチルジエトキシシラン、ジメチルジメトキシシラン、ジメチルエトキシシラン、エチルジメチルシラン、エチルトリエトキシシラン、エチルトリメトキシシラン、エチルトリメチルシラン、メチルジエトキシシラン、メチルジエトキシシラン、メチルトリエトキシシラン、メチルトリメトキシシラン、トリメトキシシラン、トリエトキシシランが挙げられる。

【0020】上記化合物は、いずれも市販の試薬で容易に入手可能であり、またその性質は常温で液体であるが、気化器等を用いることにより、減圧下、 100°C 以下で容易に気化しマスフローコントローラーを経てCVD装置への気体供給が可能な物質である。

【0021】また、本発明によれば、

【0022】一般式


【化14】

20

30


40

50




(式中、 R_1 は、水素原子、メチル基あるいはエチル基であり、 R_2 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基あるいはビニル基であり、 R_3 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基あるいはビニル基である。)、一般式

【化15】




(式中、 R_1 は、メトキシ基あるいはエトキシ基であり、 R_2 は、メチル基、エチル基あるいはフェニル基であり、 R_3 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基あるいはビニル基である。)、一般式

【化16】



(式中、 R_1 は、メトキシ基あるいはエトキシ基であり、 R_2 は、メチル基、エチル基、メトキシ基、エトキシ基、フェニル基あるいはビニル基であり、 R_3 は、メチル基、エチル基またはフェニル基である。)、または、一般式

【化17】



(式中、 R_1 は、メトキシ基またはエトキシ基であり、 R_2 はビニル基であり、 R_3 はビニル基である。))で表されるビニルシラン化合物の少なくとも1種を主原料として用いてプラズマCVD法により基板上に絶縁膜を形成することを特徴とする絶縁膜の形成方法が提供される。

【0023】放電解離条件下でプラズマ中に少なくとも1種類の上記ビニルシラン化合物(1つ以上のビニル基を持つシラン化合物)を投入することにより、ビニル基によるラジカル重合で形成される炭素と珪素からなる主鎖を有する絶縁膜が形成され、原料となるビニルシラン化合物の置換基を選択することにより形成する絶縁膜の

諸特性(耐熱性、絶縁特性)を選択できる。

【0024】上記ビニルシラン化合物としては、次に示すものが好適に使用できる。ビニルトリメチルシラン、ビニルトリエチルシラン、ビニルフェニルメチルシラン、ビニルフェニルメチルメトキシシラン、ビニルフェニルジメチルシラン、ビニルフェニルジエトキシシラン、ビニルエチルジメチルシラン、ビニルジフェニルエトキシシラン、ビニルジメチルシラン、ビニルジメチルエトキシシラン、ビニルジエチルメチルシラン、ジエトキシジビニルシラン、ジフェニルジビニルシラン、ジフェニルメチルビニルシラン、ビニルメチルジエトキシシラン、ビニルメチルジメトキシシラン、トリビニルメトキシシラン、トリビニルエトキシシラン、トリビニルメチルシラン、トリビニルシラン、メトキシジメチルビニルシラン。

【0025】上記化合物は、いずれも市販の試薬で容易に入手可能であり、またその性質は常温で液体であるが、気化器等を用いることにより、減圧下、100℃以下で容易に気化しマスフローコントローラーを経てCVD装置への気体供給が可能な物質である。

【0026】上記本発明によれば、比誘電率が2.4~3.5の絶縁膜を形成できる。

【0027】また、好ましくは、基板に負のバイアスが印可された状態とすることにより、該バイアスにより加速されたイオンを基板に照射しつつ成膜を行うことができる。

【0028】また、好ましくは、絶縁膜形成に用いられるプラズマが、平行平板型プラズマ、ヘリコン波型プラズマ、マイクロ波型プラズマ、マグネトロン型プラズマ、誘導結合型プラズマのいずれかの放電を用いるものである。

【0029】以下、本発明の実施例を説明する。

【実施例】図1は本発明の実施例の絶縁膜の製造方法に好適に使用される半導体製造装置の一例の断面模式図である。この装置は、平行平板型プラズマ反応装置であり、下部電極である基板支持台12上にシリコン基板11を設置する。下部電極内には、ヒータが内蔵されており基板11を任意の温度に加熱することが可能である。反応炉14は、アルミ合金で構成された真空室でありほぼ完全に真空状態である。マスフローコントローラー(図示せず。)によって流量を制御された原料ガスが、平行平板電極の上部電極であるシャワーヘッド13より真空炉内のシリコン基板11上に投入される。マッチング回路15を通して高周波電源16から13.56MHzの高周波が上部電極13に供給されることにより、原料ガスが放電をしてシリコン基板11上に絶縁膜を形成する。また下部電極12にはマッチング回路18を通して電源17から400kHzの低周波を供給することが可能となっている。下部電極12に電力を供給することにより、負のバイアスを基板11にかけることが可能で

ある。

【0030】なお、本発明の絶縁膜を形成するためのプラズマ源としては、上記容量結合型の平行平板放電に限らず、その他、ヘリコン波型プラズマ、マイクロ波型プラズマ、マグネトロン型プラズマ、誘導結合型プラズマのいずれのプラズマを用いても形成可能である。

【0031】次に、上記平行平板型プラズマ反応装置を使用した本発明の各実施例について説明する。

【0032】（実施例1）ビニルシラン化合物であるビニルフェニルジエトキシシランとエチレンとを反応させ
たときの、その両者の混合比と堆積した絶縁膜の比誘電
率の関係を図2に示す。図2に示すようにエチレンの混*

ビニルフェニルジエトキシシラン	: 200 sccm
エチレン	: 200 sccm
反応室圧力	: 665 Pa
RF パワー	: 450 W (2 W/cm ²)
基板温度	: 270 °C

【0035】この条件で本発明による絶縁膜をシリコン基板上に堆積させた時の絶縁膜の諸特性を下記に示す。

【表2】

堆積速度	3800 Å/毎分
比誘電率	3.01
絶縁耐圧	4.1 MV/cm

これは半導体素子を製造するための特性および堆積速度として充分なものである。

【0036】（実施例3）エチレンと各種ビニルシラン

* 混合比を増加させると比誘電が低下することがわかる。

【0033】（実施例2）ビニルシラン化合物であるビニルフェニルジエトキシシランとエチレンとを反応させたときの、その両者の混合比と堆積した絶縁膜の絶縁破壊電圧を図3に示す。ビニルシラン化合物の混合比が高い程、絶縁破壊電圧が高くなり良好な性能を示す。ビニルシラン化合物の混合比25%以上でICの絶縁膜として必要な3 MV/cm程度の絶縁破壊電圧を有することが示されている。

【0034】混合比50/50の時の成膜条件を次に示す。

【表1】

化合物を50/50の混合比で下記条件下で放電したときの絶縁膜堆積速度を表4に示す。（なお、表4中*は混合比75/25の場合である。）

【表3】

反応室圧力	: 665 Pa
RF パワー	: 450 W (2 W/cm ²)
基板温度	: 270 °C

【0037】

【表4】

ビニルシラン化合物	堆積速度 (Å/毎分)
ジエトキシジビニルシラン	3900
ジフェニルジビニルシラン	4000
ジフェニルメチルビニルシラン	3900
メトキシジメチルビニルシラン	3300
トリビニルエトキシシラン	*4600
トリビニルメトキシシラン	*4500
トリビニルメチルシラン	*4400
トリビニルメチルシラン	*4600
ビニルメチルジエトキシシラン	3300
ビニルメチルジメトキシシラン	3200
ビニルトリメチルシラン	3300
ビニルトリメチルシラン	3300
ビニルトリエチルシラン	3400
ビニルトリメトキシシラン	3400
ビニルトリエトキシシラン	3500
ビニルフェニルメチルシラン	3600
ビニルフェニルメチルメトキシシラン	3700
ビニルフェニルジメチルシラン	3600
ビニルフェニルジエトキシシラン	3800
ビニルエチルジメチルシラン	3300
ビニルジフェニルエトキシシラン	3900
ビニルジメチルシラン	3200
ビニルジメチルエトキシシラン	3300
ビニルジエチルメチルシラン	3300

注：*印は、混合比75/25である。

堆積速度は原料のビニルシラン化合物により異なるが、3000～5000 Å/毎分の範囲にあり、いずれの原料でも半導体を製造するための堆積速度として充分なものである。

【0038】(実施例4) エチレンとビニルフェニルジエトキシシラン混合比50/50にTEOS（テトラエチルオルソシリケート）およびTEOSの3倍の流量の酸素を添加して堆積させたときのTEOSの添加量に対する絶縁膜の比誘電率を図4に示す。

【0039】TEOSと酸素の混合ガスの添加量の増加に伴い、比誘電率が増加することがわかる。これは、絶縁膜中のSiO₂結合が増加しているためであり、IR（赤外分光）によってもこのことは確認されている。シラン化合物、酸素の添加量を調整することにより、堆積する絶縁膜の比誘電率をコントロールすることが可能である。

【0040】なお、ICにおいて積層される各層は段差部等において下地の形状によく倣うこと、すなわちカバレッジのよいことが重要になるが、本発明に係る方法で作成した絶縁膜のカバレッジは従来のプラズマCVD法により成膜した絶縁膜（たとえばTEOS酸化膜）と同等のカバレッジである。また、成膜時にアルゴン等を混

合し下部電極にRFパワーを印可することにより、下部電極に負のバイアス電圧が印可され、加速されるイオンにより段差のエッジ部分がたたかれ、さらにカバレッジのよい膜となることが確認された。

【0041】

【発明の効果】本発明によれば、比誘電率の低い絶縁膜であって、信頼性の高い素子が得られる絶縁膜が製造される。

【図面の簡単な説明】


【図1】本発明の絶縁膜を形成するために好適に使用される半導体製造装置の一例の断面模式図である。

【図2】ビニルフェニルジエトキシシランとエチレンとを反応させたときの、その両者の混合比と堆積した絶縁膜の比誘電率との関係を示すグラフである。


【図3】ビニルフェニルジエトキシシランとエチレンを反応させたときの、その両者の混合比と堆積した絶縁膜の絶縁破壊電圧を示すグラフである。

【図4】エチレンとビニルフェニルジエトキシシランとの混合物（混合比50/50）にTEOS（テトラエチルオルソシリケート）およびTEOSの3倍の流量の酸素を添加して堆積させたときのTEOSの添加量に対する絶縁膜の比誘電率を表すグラフである。


【図1】




【図2】



【図3】



【図4】



フロントページの続き

(51)Int.Cl.⁷
H01L 21/768

識別記号

F I
H01L 21/90

キーワード (参考)
P

F ターム(参考) 4J011 AA05 AA07 AB06 BA03 BB04
CA02 CB03 CC04 DA06 MA01
MA20 MB05 QA43 QA48 UA05
VA03 WA01
4J100 AA02Q AA03Q AP16P AP17P
AT01Q AT02Q BA72P BA77P
CA04 CA23 DA57 FA00 FA22
JA44
5F033 RR01 SS01 SS03 SS04 SS15
XX23
5F058 AA10 AC03 AC10 AF02 AH01
AH02 BF07 BF37 BF39 BG01
BG02 BG03 BG04